中芯国际校招工艺工程师面试经验——求职精灵（finsight.work）

按从前道到后道的顺序讲，先给框架再挑重点。起点是硅片准备与清洗，去除表面颗粒与金属离子；接着热氧化生长二氧化硅，用作牺牲层、栅氧或隔离层；进入光刻，涂胶、曝光、显影把图形转移到光刻胶；再用刻蚀把图形转移到薄膜，分干法与湿法；随后离子注入调整掺杂浓度与结深，注入后需要退火激活杂质并修复损伤；接着薄膜沉积形成介质与金属层，用 CMP 做全局平坦化；最后金属互连、钝化保护，进入测试与封装。讲的时候点一句先进工艺的差异：14 纳米以下光刻要用多重曝光，鳍式结构对刻蚀与 CMP 的均匀性要求陡增。收尾：工艺顺序不是背出来的，每一步都在为下一步准备条件。

先给本质区别：PVD 是物理过程，把靶材原子从固体表面打出来沉积到晶圆上；CVD 是化学反应，靠气相前驱体在表面反应生成薄膜。再比三个维度：台阶覆盖性，CVD 更好，能填高深宽比沟槽，PVD 方向性强，侧壁与底部覆盖偏薄；沉积速率与温度，PVD 速率快、温度相对低，CVD 速率慢但可调；适用材料，PVD 多用于金属与阻挡层，如铝、钛、钽，CVD 多用于介质层，如二氧化硅、氮化硅、多晶硅。补一层进阶：原子层沉积 ALD 属于自限制的化学沉积，一次只长一个原子层，用于先进节点的高介电常数栅氧与阻挡层。收尾一句：选型看结构形貌与膜质要求，不是哪种技术更先进。

先讲为什么致命：一颗亚微米颗粒落在关键层上，就可能造成断线、短路或图形缺陷，直接反映为良率损失。来源分四类：人员，皮屑、毛发、化妆品与衣物纤维；设备，磨损产生的金属微粒、真空泵返油、机械手摩擦；物料，化学品、气体与去离子水中的杂质；工艺本身，刻蚀与沉积的副产物在腔壁沉积后脱落。防控对应四个方向：人员管控，穿全套无尘服、过风淋、不用化妆品不戴首饰；设备维护，按周期做 PM、更换过滤器、跟踪颗粒计数趋势；工艺优化，增加原位清洗、调整气体配比减少副产物；环境管理，控制洁净度等级与气流组织。有无尘实验室经历的补一句具体操作更可信。收尾：颗粒控制靠日常习惯，不是一次性动作。

先给定义。焦深 DOF 是在保证成像质量的前提下，晶圆表面允许偏离最佳焦平面的范围；DOF 越大，工艺窗口越宽，量产容错越高。曝光宽容度是曝光剂量在一定范围内波动时，关键尺寸仍能落在规格内的能力。再讲关系：分辨率、DOF、曝光宽容度构成光刻的三难，提升数值孔径 NA 能改善分辨率，但会压缩 DOF；缩短波长换取分辨率的同时也牺牲焦深。工程上的应对：浸没式光刻在镜头与晶圆之间填充高折射率液体以提高 NA；用 OPC 光学邻近修正补偿图形畸变；用多重曝光把密集图形拆成多次曝光，降低单次难度。收尾：这几个参数要放在一起看，只盯一个指标容易误判工艺窗口。

不回避辛苦，但要讲清判断依据。先承认事实：晶圆厂 7×24 小时连续运转，工艺工程师要值夜班或 on-call，无尘车间全封闭着装、行动受限、进出流程严格，一个班次下来体力消耗不小。再讲匹配：性格上坐得住、愿意钻研参数与数据，对设备和动手操作有兴趣，这种节奏反而是优势。再算职业账：半导体技术壁垒高，前三年在产线积累的工艺直觉与设备手感不可替代，越往后越值钱，不存在明显的年龄焦虑。最后给规划：先把一个工艺模块做深，再向良率整合或先进工艺研发延伸。追问预警：可能问「能接受倒班多久」，回答要给可执行的表述，比如服从产线排班安排。收尾：表态要真实，过度美化反而让人怀疑稳定性。

按逐层收缩的顺序讲，避免东一榔头西一棒子。第一步界定范围：看同批次其他晶圆与前后批次趋势，判断是单片、单批还是全线问题。第二步定位模块：看缺陷检测的 mapping 图，缺陷是随机分布、边缘集中还是集中在固定图形区域，结合工艺流程倒推可能的工序。第三步查设备参数：调取该工序的温度、压力、气体流量、RF 功率日志，找异常波动与报警记录，用 SPC 规则判断是漂移还是突变。第四步排除来料与环境：核对硅片批次、化学品批次、洁净度与设备交叉污染。第五步验证：设计 DOE 实验复现假设，确认根因后再改参数并跟踪后续批次。收尾补一句工具：FDC 故障检测分类与 SPC 是日常排查的两只手。追问预警：可能问「参数都正常怎么办」，回答是回到维护记录与人员操作变更。

先给定义：CMP 是化学腐蚀与机械研磨协同的平坦化工艺，抛光液中的化学成分使表面材料软化或改性，抛光垫与磨粒把反应产物带走。再讲它在集成中的三个作用：浅沟槽隔离中去除多余氧化硅，把隔离结构磨平；铜大马士革工艺中去除沟槽外多余的铜与阻挡层，支撑多层互连；鳍式结构中控制鳍高与栅极区域的平整度，直接影响器件一致性。再补工艺难点与缺陷：碟形凹陷、侵蚀、划痕、残留，通常通过调整下压力、转速、抛光液配比与终点检测来控制。收尾一句：CMP 看似只是磨平，实质是在为下一层光刻提供可用的焦深窗口，平整度差会一路传下去。

先给结论再给证据：能读写技术文档，能就专业问题做基本交流。然后用准备好的英文自我介绍接住，控制在两分钟：教育背景一句、研究方向两句、掌握的表征手段或工艺一句。关键在术语准确，研究 MOSFET 就要能说清 channel、threshold voltage、gate oxide、subthreshold swing，讲工艺要能说清 lithography、etch、deposition、anneal。再补准备方法：面试前精读两三篇本方向英文论文，把摘要与结论读熟找回语感；把毕设创新点写成三句英文，反复口述到不用想。收尾：面试官没有主动要求英文时，也可以在提到专业术语时自然带出英文表达。追问预警：可能直接让你用英文讲毕设，提前准备一版 90 秒简版。

分三条讲，每条落到一个具体技术。第一条，晶体管结构：3 纳米以下从 FinFET 走向 GAA 全环绕栅极，沟道被栅极四面包围，短沟道控制更好，三星已率先量产，台积电计划在 2 纳米引入。第二条，先进封装：Chiplet 把大芯片拆成多个芯粒分别制造再集成，提升良率、降低成本；3D 堆叠与混合键合缩短互连距离，提升带宽与能效，HBM 就是典型应用。第三条，材料：碳化硅与氮化镓在功率与射频器件上快速渗透，适合高压、高温、高频场景。收尾给判断：制程微缩的成本越来越高，封装与架构创新会成为性能提升的另一半来源。追问预警：可能问「国内机会在哪」，回答落在成熟制程与特色工艺的产能与良率提升。

按两个阶段讲，每个阶段给可检验的标志。前 1~2 年打基础：熟悉一个工艺平台的完整流程，掌握设备操作与参数监控，理解良率管理与 SPC 的基本方法，目标是能独立值班处理常见异常，标志是遇到参数漂移能自己定位到模块。第 3~5 年拓宽度：横向理解上下游工艺的耦合关系，参与良率提升与新产品导入项目，开始带教新人，标志是能牵头一个跨模块的改善课题。收尾表个态：半导体是靠积累的行业，愿意在产线沉几年，把工艺直觉练出来，再谈往技术专家或技术管理走。追问预警：可能问「想不想转管理」，回答是先具备技术判断力，管理机会顺其自然。