工作职责： 1.参与Verification IP需求分析与规格定义，协同架构与设计团队完成接口对齐、时序建模及协议行为一致性验证； 2.基于UVM方法学开发可复用、可扩展的Verification IP 及验证组件与测试用例，支撑VIP客户SoC/ASIC项目的覆盖率驱动验证流程； 3.为VIP客户提供VIP集成支持、调试协助及技术问题闭环，包括环境适配、仿真故障定位等工作。 任职资格： 1.本科及以上学历，电子科学与工程、微电子、集成电路、计算机等相关专业； 2.具备一定数字芯片验证经验，熟练掌握SystemVerilog语言及UVM验证方法学，有验证项目经验优先； 3.熟练使用国内外数字仿真器如UVS/UVD等仿真工具，掌握Coverage-driven Verification流程及经验； 4.熟悉至少一种主流总线/接口协议（如PCIe, Ethernet,AMBA,MIPI,USB,DDR/LPDDR,CXL,UCIe 等等）； 5.有VIP开发，VIP 验证环境搭建与测试用例创建，VIP技术支持客户现场交付或跨团队协作项目经验者优先。