主要职责 ▪ 需求评估与架构方案设计：基于 NPU 芯片系统整体架构、各算力 IP 带宽需求、数据延迟指标与功耗面积约束，完成 NoC 模块需求拆解、可行性评估与技术方案论证；结合芯片系统 FloorPlan 布局规划，设计最优 NoC 架构、网络拓扑、节点布局与路由策略，输出架构设计文档、规格说明书与设计约束文件。 ▪ 开发实现与系统集成：主导 NoC 模块详细方案设计、代码开发、参数配置与功能实现，独立完成 FlexNoC、NIC 等商用 NoC IP 的选型、配置、裁剪与二次开发；负责 NoC 与各类算力 IP、外设总线、时钟复位模块的接口适配与系统集成，解决接口不匹配、带宽冲突、数据传输异常等集成问题。 ▪ 前端功能与性能闭环：配合验证团队开展 NoC 功能验证与性能测试，提供设计方案、接口规范、测试场景与技术支撑；协助搭建 NoC 专用验证环境，完成功能仿真、带宽压测、延迟遍历、异常场景覆盖等测试工作，持续跟进问题闭环，定位修复功能缺陷、时序隐患与性能瓶颈。 ▪ 后端物理实现：紧密配合布局布线、时序分析团队，结合 FloorPlan 方案优化 NoC 拓扑结构、节点分布与链路规划；跟进 NoC 物理实现全流程，统筹面积优化、功耗管控、时序收敛、带宽平衡等 PPA 核心工作，解决时序违规、布线拥塞、功耗超标等问题，保障物理结果满足量产设计标准。 ▪ 设计合规与技术沉淀：严格遵循芯片研发流程规范，熟练运用 EDA 工具完成 Lint、CDC、Synthesis、STA 等全流程设计自查与优化；沉淀 NoC 拓扑优化、IP 适配、时序收敛、PPA 优化的标准化方案与设计规范。 任职要求 ▪ 学历专业：全日制大学本科及以上学历，集成电路或微电子相关专业。 ▪ 工作经验：具有两款及以上大规模 SoC 芯片 NoC 全流程设计及先进工艺节点设计量产经验。 ▪ 专业知识：精通至少一种商用 NoC IP（FlexNoC、NIC 等）；精通常用总线协议（AMBA AXI、APB、AHB 等）；深耕 NPU/GPU 领域、有大算力芯片 NoC 设计经验者优先。 ▪ 工具技能：熟练使用常用 EDA 工具，熟悉 Lint、CDC、Synthesis、STA；熟悉 SoC 系统中常用 IP 与时钟复位设计；具备基于 FloorPlan 分析各种拓扑结构的 PPA 经验。 ▪ 职业能力：具备独立完成 NoC 架构设计、集成调试、PPA 优化与时序收敛的工程实战能力，拥有优秀的跨团队协同与问题攻关能力。 ▪ 其他：有国内外头部芯片公司工作履历者优先；过往任职企业规模 500 人以上。