1.负责ASIC芯片（模拟/数字/数模混合信号）版图的全流程设计，包括布局规划（Floorplan）、模块摆放、信号线/电源线布线（Routing），严格遵循Foundry工艺设计规则（DRC）、版图与 schematic 一致性（LVS）要求，完成版图绘制与细节优化；重点关注版图寄生效应、匹配性、噪声隔离，确保版图设计满足芯片时序、功耗、面积及可靠性核心指标。 2.主导ASIC版图验证工作，熟练完成DRC（设计规则检查）、LVS（版图与原理图一致性检查）、ERC（电气规则检查）、LPE/LPD（寄生参数提取）等全流程验证；及时定位并解决版图设计中的违规、一致性偏差、寄生过大、噪声干扰等问题，确保版图设计符合流片标准。 3.配合前端ASIC设计工程师（模拟/数字），深入理解电路设计意图，结合电路性能需求优化版图布局布线，反馈版图设计对电路性能的影响，协同推进设计迭代；配合后端工程师完成时序分析、物理验证及流片相关准备工作，提供符合要求的版图交付数据；对接Foundry厂，确认工艺规则、版图交付标准，处理流片过程中与版图相关的异常问题。 4.编写ASIC版图设计文档、验证报告、版图交付报告等，确保文档的完整性、规范性和可追溯性；参与制定部门ASIC版图设计规范、流程标准，优化设计流程，提升团队设计效率与设计质量；积累版图设计经验与可复用IP，形成标准化版图设计方案。 5.配合测试团队开展流片后测试工作，分析测试数据中与版图相关的问题（如寄生干扰、匹配偏差、性能不达标等），提供版图层面的优化建议；协助初级版图设计工程师开展工作，分享ASIC版图设计技巧与项目经验，提升团队整体技术能力。 6.关注ASIC版图设计领域前沿工艺（如28nm及以下先进工艺）、版图设计工具与技术，开展工艺适配与技术预研；熟练掌握不同工艺（CMOS、BCD等）的版图设计规则，适配各类ASIC项目的工艺需求，持续提升自身设计能力与技术储备。 7.完成领导布置的其他工作。