1.与团队合作，根据AI应用需求，定义处理器微架构、制定硬件实现方案，并撰写详细的设计文档。 2.使用Verilog或System Verilog等硬件描述语言，完成芯片核心逻辑电路的设计，包括不限于处理器顶层模块、功耗管理模块、流水控制模块、计算引擎模块、核内访存模块、核间总线模块等。 3.在设计过程中，持续对芯片的性能、功耗、面积进行权衡和优化。 4.完成RTL-to-Gate设计质量签核工作，包括不限于进行对代码进行静态时序分析、形式验证、跨时钟域检查、Power检查、代码合规性检查等，确保设计能满足设计规则和严苛的时序和物理要求，为后端物理实现做好准备。 5.与SOC集成发布团队、设计验证（DV）、后端物理设计（PD）、固件/软件（Firmware/Software） 等多个团队紧密合作，共同完成高效集成发布、功能验证、物理实现、硅后测试、调试和量产支持的全部工作。