岗位职责 基于Xilinx/Intel主流FPGA芯片，完成Verilog HDL逻辑代码编写、模块级与系统级仿真、时序约束、时序收敛、板级联调。负责FPGA版本管理、文档编写、问题定位、BUG修复，配合硬件、软件、算法团队完成整机联调、系统测试与交付。 需要专业 计算机技术、软件工程 招聘条件 1、熟练掌握Verilog HDL 编程语言，具备独立模块开发、时序优化、时序收敛调试能力，熟练使用Vivado/Quartus开发环境； 2、熟悉FPGA常用外设与高速接口开发，具备AD采集、高速数据传输、实时逻辑处理开发经验者优先； 3、掌握Modelsim仿真、时序分析、约束编写、板级调试方法，能够独立解决时序、稳定性、数据同步等工程问题。 熟悉C语言、嵌入式软件、MicroBlaze/Nios软核开发者优先。