专业知识： 熟练使用Office、WPS等办公软件，具备良好的文档编写习惯； 了解或熟悉SoC芯片设计流程，了解前端设计、验证、综合、DFT等基本概念； 掌握Verilog，了解VHDL、SystemVerilog； 了解常用EDA工具，如VCS、Verdi、SpyGlass、DC等； 理解有限状态机设计，能够完成状态机提取及到RTL代码的转换； 了解芯片安全性、可靠性、测试性基本概念者优先，如ISO 26262、FMEA、DFT等。 项目经验： 有数字集成电路、FPGA、SoC相关课程设计、毕业设计、科研项目或竞赛经历； 在项目中独立或核心参与过至少一个模块的设计、仿真、综合或上板验证； 有芯片公司实习、流片、FPGA原型验证、SoC集成、Lint/CDC检查经验者优先； 无正式工作经验要求，无流片经验亦可，基础扎实者重点培养。 加分项： 熟悉AMBA、AXI、AHB、APB等总线协议； 熟悉Python、Tcl、Makefile等脚本语言； 了解低功耗设计、形式验证、DFT、ISO 26262等功能安全标准； 有良好的学习能力、沟通协作能力和责任心。 培养机制 导师制带教，参与真实芯片项目； 提供概要设计、安全性/可靠性/测试性分析、需求追踪、RTL追踪、代码规则检查等专项培训； 根据个人基础安排数字设计、FPGA、SoC集成等方向成长路径。 投递说明 2026届统招硕士优先，基础扎实的本科应届生也可投递 基础信息：工作地点：北京；学历要求：本科；经验要求：经验不限；岗位类型：校园 岗位标签：数字前端设计；IP设计；SoC设计；FPGA芯片；PCIE芯片；DDR芯片；VCS；ModelSim；Verilog HDL；AXI