1.负责高速数模混合电路的版图布局布线工作，配合前端设计完成相应模拟电路BLOCK的版图优化迭代； 2.可以独立完成相应版图的DRC/LVS/ERC/PERC/DFM等验证工作；输出模拟后端交付件(LEF/GDS/spice/DEF/PV report)等； 3.持续优化版图并减少寄生、串扰，优化EMIR，规避后端版图ESD风险； 4.与电路设计工程师充分沟通，确保版图符合设计者的要求。 1.微电子、电子相关专业本科及以上学历； 2.理解高速模拟版图的重点，有高速设计经验者优先； 3.熟悉先进工艺finfet 12nm以下版图设计方法与DRC，有对应流片工作经验者优先； 4.熟练使用版图设计工具Virtuoso/Calibre等； 5.具备良好的沟通能力和工程责任感，能够在团队协作中推动问题闭环。