1.参与 SoC 系统级/子系统级/模块级验证策略与验证计划制定； 2.阅读设计文档，理解设计需求，提取验证点并编写验证计划； 3.参与基于 UVM 的模块级/子系统级/系统级验证环境搭建、调试和维护； 4.开发测试用例，执行仿真，定位并调试问题，配合设计人员收敛 bug； 5.执行验证计划，进行覆盖率收集、分析和提升，定义并分析相关验证指标； 6.参与 SoC 低功耗、时钟复位、Debug、总线、接口等方向的验证工作； 7.配合设计、EMU/FPGA 和软件团队完成系统级验证； 8.参与验证脚本和自动化流程建设，提高验证效率。 1.本科及以上学历，微电子、集成电路、电子工程、计算机、通信等相关专业； 2.掌握数字电路基础，熟悉 Verilog/SystemVerilog，了解 C 语言； 3.了解 UVM 验证方法学，有 SystemVerilog/UVM 课程、项目或实习经验者优先； 4.熟悉 Linux 环境，掌握 Python/Shell/Tcl 中至少一种脚本语言； 5.了解 ASIC/SoC 前端开发流程，使用过 VCS、Verdi 等仿真调试工具者优先； 6.了解 AMBA 总线协议； 7.具备良好的学习能力、沟通能力和团队协作意识，对芯片验证有热情。 加分项： 1.有 SoC/ASIC 验证相关实习、项目、竞赛等经验； 2.有流片、EMU/FPGA 原型验证经验。