工作职责：1.参与微系统近感智能处理芯片的功能设计、系统级架构及微架构设计，负责模块的Spec编写； 2.完成RTL代码开发、代码质量检查及模块仿真验证，优化芯片时序、功耗与面积； 3.编写SDC约束文件，完成综合及报告检查，解决时间违例问题，确保芯片时序收敛； 4.对接后端团队完成物理设计，编写UPF文件，提供时序约束与网表优化建议及STA报告检查，完成后仿验证； 5.支持FPGA原型验证及硅后调试，协助制定芯片规格书及芯片量产导入支持； 6.编写模块设计文档、芯片用户手册和芯片宣传资料，参与用户技术支持； 7.参与芯片工具链完善工作； 8.参与技术方案研讨，参与撰写项目申报书、技术报告等，完成领导交办任务。任职资格：1.微电子、电子工程、通信工程等相关专业硕士/博士/博后； 2.熟悉Verilog、SV硬件描述语言，以及RTL级电路设计方法；精通RTL设计及验证流程，逻辑综合、形式验证（Formality）等，熟练使用VCS、Spyglass、PrimeTime等EDA工具； 3. 熟悉RISC-V架构、SOC芯片、AI加速器设计，有端侧异构AI计算芯片开发经验者优先； 4.具备优秀的学习能力和解决问题的能力，熟悉MEMS、多传感器融合、端侧神经网络算法训练或部署等相关技术者优先。