ASIC设计专家（总线IP）当面告知
深圳硅基芯擎技术有限公司
2026-12-22 17:24:06
本科硕士社招
岗位详情
地区：
深圳市
专业要求：
微电子科学与工程集成电路设计
岗位职责：
1、负责Chiplet D2D高速互联接口的数字架构设计与规格定义，基于UCIe协议标准完成控制器 IP 的需求拆解、微架构设计与全流程技术文档输出，保障接口的高带宽、低延迟、低功耗与高可靠性指标达成
2、带领组员完成UCIe协议栈全链路的RTL设计与代码实现，覆盖协议层、适配层和物理层的数字部分。其中，协议层优先支持AXI、CHI协议接口
3、协同模拟/混合信号团队完成D2D PHY与数字控制器的接口定义、时序协同、功能联调与参数适配，解决跨Die互联的信号完整性、时序收敛、链路训练与容错等核心工程问题，适配2D/2.5D封装的设计约束
4、配合验证团队制定UCIe D2D接口的模块级、系统级验证方案与测试用例，支持功能仿真、时序仿真、FPGA原型验证与emulator加速验证，快速定位并闭环设计缺陷，保障设计功能与性能完全符合规格要求
5、协同物理设计团队完成D2D数字模块的逻辑综合、时序约束、静态时序分析（STA）、DFT 设计与低功耗设计，解决跨时钟域、高频时序收敛、电源噪声适配等关键问题，保障设计在先进工艺下的可实现性与流片成功率
6、支撑芯片流片后的UCIe D2D接口bring-up、实验室测试、性能调优与量产调试，配合测试团队完成ATE测试方案开发与量产良率优化，解决芯片量产过程中的互联性能、链路稳定性相关问题
7、跟踪UCIe协议标准演进与业界Chiplet D2D互联前沿技术，开展关键技术预研、方案迭代与专利撰写，持续优化D2D接口的PPA指标，构建公司Chiplet互联技术优势
招聘要求：
1、微电子学、集成电路设计、电子工程等相关专业，本科及以上学历，硕士及以上学历优先
2、6年及以上数字集成电路设计全流程工作经验，精通Verilog/SystemVerilog RTL编码，熟练掌握数字IC前端设计全流程
3、深入理解UCIe协议规范（1.0/1.1/2.0 及以上版本），熟悉AMBA AXI/CHI协议，具备UCIe互联接口控制器的实际开发与流片经验的优先
4、精通Chiplet D2D互联的核心原理与设计方法，熟悉并行D2D接口的架构设计，对D2D互联的低延迟、高带宽密度、高可靠性设计有深入的工程实践经验，了解封装对D2D互联设计的约束与要求
5、熟悉D2DPHY与数字控制器的数模接口，具备PHY与数字链路的协同设计、联调与bring-up实战经验，能独立解决PHY适配、时序对齐、链路训练与稳定性相关的工程问题
6、了解D2D的可测性设计，能协同DFT及芯片测试相关同事协作开展D2D的测试工作
公司介绍
深
深圳硅基芯擎技术有限公司
深圳硅基芯擎技术有限公司，成立于2025-04-09，位于广东，法定代表人：欧阳俊，登记状态：存续，注册资本1000万人民币，公司类型：国有企业