1、3年以上设计/验证经验（test plan、test bench、assertions、debugging designs, code coverage等）； 2、熟悉ASIC/FPGA全开发流程和验证工具及环境（UVM/OVM…）； 3、熟练掌握设计和验证语言（Verilog、System Verilog、SVA等）； 4、熟练使用自动化脚本开发优先（tcl、perl、makefile等）； 5、熟悉C/C++； 6、有DDR/Video/ARM/USB/PCIE ，Low Power Verification低功耗验证设计 with UPF and design经验者优先； 7、有CPU/DSP 验证，包括设计验证方案，搭建验证平台，设计验证用例，验证覆盖率检查经验，掌握计算机架构和微架构者(pipeline、out-of-order、cache)优先； 8、精通IC验证技能，掌握逻辑设计或电路设计基本知识。 1、搭建验证环境及验证平台； 2、理解设计需求； 3、制定验证和回归计划； 4、RTL级和门级仿真； 5、代码覆盖/功能覆盖设计、分析和问题关闭。