数字前端设计工程师15K-30K/月
锐钲（杭州）科技有限公司
2026-11-19 18:31:03
其他校招27届
岗位详情
地区：
成都市
专业要求：
电子信息工程电子科学与技术软件工程计算机类电子信息类
岗位职责：
1.参与高速计算和存储ASIC的系统/子系统/IP验证和ASIC原型实现。
2.深入研究ASIC设计需求,设计IP/子系统/系统的验证计划、策略,开发功能、稳定性和性能调优软件案例。
3.执行ASIC RTL移植,逻辑设计和模拟,时序约束和清理。
4.与ASIC设计团队,产品软件团队一起进行原型设计/芯片测试,解决产品缺陷,性能优化。
招聘要求：
1.具有接口或计算IP嵌入式软件开发项目经验,如NAND/NVME/CPU/DDR/PCIE/SPI/UART/EMMC/等。
2.熟悉嵌入式汇编/C/c++语言、脚本和编译器工具。
3.根据设计规范,具有验证策略、测试计划和功能/稳定性/性能用例开发经验。
4.熟练使用实验室工具:LA,OSC,JTAG调试器。
5.具有FPGA或原型调试或实现经验。
6.熟悉FPGA模拟/编译工具。
7.熟悉Verilog HDL和System Verilog。
8.优秀的学习能力和抗压能力,能够主动学习并跟进项目进度。
公司介绍
锐
锐钲（杭州）科技有限公司
锐钲（杭州）科技有限公司，成立于2024-01-10，位于浙江，法定代表人：钟浩，登记状态：存续，注册资本3000万美元