您将负责寒武纪智能芯片的前端DFT/综合/时序研发设计，支撑芯片产品的ATE测试及导入。 岗位描述： 理解架构规格，从DFT/时钟领域与SOC设计团队一起制定芯片逻辑方案； 完成SOC芯片DFT设计的架构制定、实现及验证(包括MBIST, Scan, Boundary Scan, JTAG, IP test, STA等)； 参与SDC，STA方面工作，实现RTL->netlist signoff ； 参与低功耗/多电源域设计和流程建设。 岗位要求： 不限学科专业，良好的英语阅读和书面沟通能力； 玩过ASIC/FPGA，熟悉数字电路前端设计流程优先； 深刻认知经典数字电路，熟悉SDC和时序对应关系，掌握DFT理论和方案优先； 熟悉Linux操作环境，脚本高手优先； 面对复杂工程任务，勇于挑战，有韧劲，敢于承担。 注：本岗位设置笔试环节，预计安排在8月底，请留意邮件及短信通知。