1.负责FPGA/ASIC等数字硬件的逻辑设计、开发与实现工作，完成RTL代码编写与功能验证； 2.开展数字逻辑功能模块、接口模块的设计开发，构建系统级数字逻辑硬件建模与验证平台； 3.开发自动化测试方案，完成数字逻辑单元模块及系统级的功能、性能验证与优化； 1.毕业时间为2026年9月至2027年8月的海内外应届毕业生，微电子、电子工程、计算机硬件等相关专业； 2.具备扎实的数字电路设计基础，熟悉Verilog/VHDL等硬件描述语言； 3.了解CPLD/FPGA设计流程及测试方法，有过相关数字仿真建模或者芯片验证实习经验者优先； 4.良好的问题分析与解决能力，对芯片设计验证有浓厚兴趣，具备团队协作精神。