1. 负责SOC芯片中端设计流程的逻辑综合，形式验证，DFT架构，STA Signoff等工作； 2. 负责逻辑综合，形式验证，低功耗分析，DFT/ATPG，STA环境搭建及维护； 3. 协助完成SOC测试模式下的IO/clock/reset规划，低功耗方案，以及IR Drop分析； 4. 了解设计架构和时序要求，与综合和设计团队合作，生成模块和全芯片的时序约束并进行验证； 5. 与物理设计部门合作，完成时序约束与时序收敛问题； 6. 开发和实现DFT架构，电路设计和方法论； 7. 理解故障模型，测试原理，进行电路分析测试所需考虑并融入设计过程； 8.分析测试覆盖率，产生并验证测试向量导入量产，掌握故障分析，质量分析，定位分析，良率分析等相关经验。