1.熟练主流FPGA的数字逻辑开发经验，能够独立开展负责时序逻辑开发、仿真和调试工作； 2.精通Verilog、System Verilog等HDL语言，熟悉源语功能，了解如何撰写约束文件和时序分析； 3.熟悉C语言，掌握至少一类嵌入式芯片的软件开发与调试； 4.对类Zynq架构的异构FPGA有一定开发经验； 5.熟悉自动控制原理，数字信号处理和滤波器设计； 6.熟悉各类通信协议，包括但不限于，I2C，UART，SPI，CAN，AXI等； 7.熟悉TCL，Shell等脚本语言，熟悉Linux系统； 8.具备简单的上位机开发能力，能够快速完成各类接口的调试工作；具备高精度时序控制系统的开发经验者优先。