1. 搭建DFT诊断-良率提升平台，实现ATE诊断测试，数据分析。 2. 与 ATE 团队协同调试，完成失效的 fail-cycle 精确定位，解析Mbist fail-bit-map，建立bit-cell级失效模型库。 3. 利用诊断结果结合测试条件、版图、工艺数据推论失效模型以完成失效分析样品选定。 4. 支持完成电性失效定位手段(Bench test、IV/CV、TDR、OBIRCH/PEM、Thermal EMMI)和物理去层、截面分析及成分鉴定等相关工作。 5. 拉通电性、良率、工艺、设计、封装等相关数据，进行数据挖掘，输出统计结论。 1. 本科及以上学历，微电子、集成电路设计、计算机等相关专业；3年以上数字电路前端设计、DFT电路设计或失效诊断经验者优先。熟悉标准单元感知 (Cell-Aware) 诊断技术尤佳。 2. 熟悉DFT诊断流程；Scan、Mbist、Boundary Scan、ATPG、诊断 Pattern 生成与压缩。 3. 熟练使用Mentor Tessent、Synopsys TestMAX/TetraMAX、Cadence Modus或国产DFT EDA工具。 4. 掌握故障模型（Stuck-at、Transition、Path-delay、Cell-aware）及诊断覆盖率评估方法。 5. 具备ATE（93K / UltraFLEX / J750）调试与诊断脚本开发经验，实现诊断数据自动解析与报告生成。