1.领导通用接口与静电防护课并制定、优化和完善科室的工作流程和标准。 2.与其他技术部门密切协助解决技术难题并协助部长制定并完成本课的既定任务。 3.开发ESD器件，定义设计规则/工艺策略/结构、设计latch-up防护方法。 4.针对特定需求设计相对应的GPIO与ESD IP以符合客户/IP/产品开发的需求。 5.与其他技术部门合作建立ESD model，设计PERC验证方法 6.管理ESD实验室，协调资源追踪进度、环境与设备维持以满足测试需求。 7.负责客户在GPIO/ESD/latch-up在设计/产品/失效相关问题的分析、协助。 8.总负责按时、保质保量的发布ESD/latch-up设计手册与GPIO应用手册以满足平台/客户/IP/产品开发。 9.不断根据公司项目的需求合理调整科资源，培养队伍，培养年轻工程师。 1.具备团队管理、组织和沟通能力，良好的与其他团队合作的能力。 2.具有开发半导体器件、工艺集成或电路设计的经验并熟悉ESD器件、latch-up结构。 3.具有ESD测试与GPIO测试设备使用的经验优先。 4.具有GPIO/ESD电路设计的经验优先。 5.具有产品失效分析的经验优先。 6.能够使用 EDA 工具(Cadence Virtuoso、Siemens Calibre、Spectre、Hspice)。