负责COT芯片项目的ASIC相关工程设计环节的开发与能力支撑，负责ASIC设计交付及提供相关工艺/工程技术支撑，对交付产品的质量、进度、成本负责，主要内容包括： 1、负责ASIC芯片物理设计及验证，在芯片PPA（性能、功耗、成本）达成、设计/工艺窗口匹配、交付时间上提供有竞争力的解决方案；同时承载新工艺下的设计流程与方法学准备； 2、负责ASIC芯片DFT设计及验证，在芯片测试成本、覆盖率、失效率、交付时间上为量产测试/老化验证提供有竞争力的解决方案及测试向量；同时承载新工艺的测试诊断、协助工艺问题快速定位； 3、负责ASIC芯片的工艺选型、基本模型提取与优化、基本器件testkey设计；参与工艺PPAC和器件成熟度分析，testkey测试方案和可靠性验证方案的制定；负责解决模型与PDK过程中的复杂问题及改进。 1、微电子、计算机、通信工程、数学、自动化、材料、物理等相关专业； 2、符合如下任一条件： 1）熟练掌握深亚微米后端物理设计流程，了解Synopsys/Cadence等数字芯片物理设计工具、Calibre等物理验证工具及PT等时序验证工具； 2）熟悉IC DFT或IC逻辑设计流程，了解或能使用 Synopsys或 Mentor相关工具； 3）研究方向与先进半导体工艺制程及整合开发相关。