1.计算机、微电子、集成电路、电子工程或相关专业硕士及以上学历； 2.扎实的SystemVerilog和UVM验证方法学基础，能独立从零到一完成模块级或子系统级验证平台的搭建； 3.熟悉计算机体系结构、SoC架构，对AXI等常见总线协议比较了解； 4.熟练使用VCS、Verdi等主流EDA仿真与调试工具； 5.熟悉Python、C/C++或Shell等语言，脚本能力强，具备良好的编程习惯； 6.具备优秀的逻辑分析能力、跨团队沟通能力和较强的抗压能力。 优先考虑： 1.有成功流片及硅后调试经验者优先； 2.熟悉PCIe、TSN、以太网等高速接口协议、SoC架构及验证方法学，有实际项目经验优先 3.熟悉有RISC-V处理器内核验证经验；有GPGPU、NPU、CPU等高性能计算类芯片验证经验者优先； 4.了解CNN、Transformer等主流AI大模型及深度学习算法原理者优先； 5.具备Formal验证或低功耗验证经验者优先； 6.有性能验证及PPA评估经验者优先。