1. 协助资深工程师完成接口类IP的开发； 2. 参与前端设计流程的培训，了解RTL to Netlist的交付流程； 3. 协助资深工程师完成最新5G 基带/无线通信芯片的模块级、系统级、总线、低功耗等验证工作； 4. 协助资深工程师完成5G 基带/无线通信芯片的checking flow； 5. 协助资深工程师完成验证流程管理工具的开发； 6. 学会使用ChatGPT来加速设计/验证/整合流程。 1. 2027届硕士毕业生，计算机、通讯、信息工程、控制工程或电子类相关专业； 2. 有C/VerilogHDL实际编程经验； 3. 熟悉Linux系统及其常用命令； 4. 了解system Verilog/脚本语言/UVM等尤佳； 5. 了解AMBA/Serdes协议等尤佳。