1、集成电路和微电子相关专业，硕士及以上学历； 2、有硅基（SOI，CMOS）工艺设计经验，成功流片3次以上； 3、校内研究方向为锁相环相关方向，包括但不局限于ADPLL、VCO/DCO、DTC、PFDCP、divider等系统或者模块设计内容。 4、对当前业界主流PLL发展方向和技术路径有深刻认识，能够从产品应用角度有独到见解； 5、有系统建模能力，能够熟练使用matlab和simulink等建模工具，对PLL做系统分析，特别是相关数字校准算法的验证与创新。 6、主动性和逻辑性强，擅于思考，具备创新精神，沟通无障碍。