硬性条件 1.电子、计算机相关专业，硕士及以上学历（有核心成果可放宽至本科），5年以上CPU架构/设计经验。 2.熟悉RISC-V/ARM/X86任一指令集，掌握微架构设计核心技术，有完整架构落地/CPU IP设计经验。 3.熟悉Gem5/QEMU/SPIKE等工具，掌握C/C++、Verilog及Python脚本开发。 4.具备PPA优化、低功耗设计经验者优先。 软性条件 1.具备跨团队沟通能力与快速决策力，能高效推进项目。 2.抗压性强，有创业心态，乐于拥抱变化与技术创新。 3.逻辑严谨，善于拆解复杂问题，有项目规划和管理意识、技术复盘与沉淀意识。