负责PCIe相关技术的系统级设计、开发和优化工作，参与从需求分析到产品落地的全流程，确保高性能、高可靠性的PCIe解决方案在复杂系统中的实现。 关键职责： 1. 牵头PCIe子系统的架构设计，参与包括协议栈、链路层、物理层等PCIE IP的微架构制定。 2. 配合各产品完成PCIe相关技术选型（如Gen3/4/5/6、CXL、NVMe over PCIe等），讨论制定系统级解决方案。 3. 分析并解决PCIe链路、业务、系统测试中出现的关键问题。 4. 与硬件、软件、验证团队协作，确保PCIe子系统在芯片、板卡或系统层面的性能达标。 5. 研究PCIe前沿技术（如PCIe 7.0、多主机共享、低延迟优化等），推动技术落地。 必需技能： 1. 本科及以上学历，电子工程、计算机、通信等相关专业，10年以上PCIe领域经验。 2. 深入理解PCIe协议（基础规范、配置空间、TLP/DLLP流程、错误处理等）。 3. 熟悉PCIe系统应用场景（如GPU加速、存储、FPGA互联、服务器扩展等）。 4. 具备PCIe相关的定位分析经验，支持过PCIE相关类型（RC/EP/SW）产品的问题分析定位经历。 5. 熟悉行业标准（如ACPI、UEFI、OS驱动模型）及生态（Linux/Windows驱动开发）。 其他技能： 1. 有PCIe IP核设计经验。 2. 了解CXL、NVMe等基于PCIe的扩展协议。 3. 熟悉高速信号设计（Serdes、阻抗匹配、眼图分析）。