逻辑开发实习生3.0-4.0K/月 (月薪)
西安彼睿电子科技有限公司
招满即止
社招（不限）博士博士后实习硕士
岗位详情
地区：
全国
专业要求：
通信工程集成电路设计与集成系统
岗位职责：
a) 负责Verilog HDL代码设计、功能仿真、资源优化和时序分析;
b) 负责与软、硬件工程师协作，进行产品联调、测试;
c) 负责项目中性能指标的测试、归纳、分析工作。
d) 国际项目对外技术培训和技术支持
招聘要求：
a) 电子、通信、自动化等相关专业研究生以上学历;
b) 熟练掌握Verilog HDL，有良好的编码风格，掌握仿真及时序优化方法;
c)了解主流厂商Xilinx或Altera等大规模FPGA芯片;
d) 熟悉QUARTUS或Vivado等相关软件及调试工具;
e) 了解高速接口协议(JESD204协议、PCIe协议、AURORA)及其他接口(SPI、I2C、UART、AXI4、1G/10G Ethernet)原理及调试方法优先;
f) 了解常用高速ADC,DAC及时钟芯片的配置方法优先;
g) 沟通能力强、敬业、有上进心，有良好的团队合作精神。
公司介绍
西
西安彼睿电子科技有限公司
西安彼睿电子科技有限公司，成立于2015-02-10，位于陕西，法定代表人：代荣，登记状态：存续，注册资本515.46395万人民币